Re: Timiningi na pamięciach

Autor: Bernard <Bernard_at_earth.net>
Data: Sat 13 Nov 2004 - 09:16:21 MET
Message-ID: <cn4fsj$2ii1$1@mamut.aster.pl>
Content-Type: text/plain; charset=ISO-8859-2; format=flowed

Sander wrote:
> "[B7] Yarii" <yarii@wp.pl> w news:cn33tj$itm$1@nemesis.news.tpi.pl
> napisał(a):
>
>> co oznaczaja te wartości ?
>
>
> CL - CAS Latency tCL (1.5/ 2.0/ 2.5/ 3.0) (CAS Latency Time, CAS Timing
> Delay) to są przykładowe opóźnienia, które określają liczbę cykli
> zegara magistrali, jakie mijają od wydania przez procesor polecenia
> aktywacji wybierania kolumny, do momentu przekazania danych do bufora w
> kontrolerze pamięci. Producenci pamięci często podają najlepszą wartość
> opóźnienia jako CL.

Z grubsza się zgadza. Jest to optymistyczny czas dostępu, przy
założeniu, że poprzedni dostęp był do bliskiego adresu. Producent zawsze
podaje najlepszą wartość, bo jest to rzeczywista osiągalna
deterministycznie wartość parametru (podobnie jak producenci samochodów
nie podają jako prędkości maksymalnej prędkości na pierwszym biegu).

> RP -RAS Precharge Time tRP (2/ 3) (RAS Precharge, Precharge to active)
> parametr RP określa liczbę taktów zegara, jaka jest potrzebna do
> przywrócenia danym ich pierwotnej lokalizacji, zamknięcia banku lub też
> liczbę cykli wymaganą do stronicowania pamięci przed wykonaniem
> kolejnego polecenia aktywacji banku.

Dokładnie liczba cykli do zamknięcia wiersza. Wiersz trzeba zamknąć,
żeby otworzyć inny wiersz, czyli np. przy dużej zmianie adresu odwołania
do pamięci.

> RCD -RAS-to-CAS Delay tRCD (2/ 3/ 4/) (RAS to CAS Delay, Active to CMD)
> określa, ile taktów zegara jest wymagana po wykonaniu polecenia CAS i
> zlokalizowania w ten sposób potrzebnej kolumny, do wykonania ładowania
> RAS. Przy ustawieniu na wartość dwa, może wzrosnąć wydajność nawet do 4 %.

Odwrotnie. To jest liczba cykli pomiędzy otwarciem wiersza i momentem,
kiedy można wydać polecenie odczytu/zapisu (czyli wybrać kolumnę).

> tRAS -Row Active Time tRAS (from 5 to 15) (Active to Precharge Delay,
> Precharge Wait State, Row Active Delay, Row Precharge Delay) określa
> natomiast ilość cykli wymaganych do wykonania komendy aktywacji jednego
> z banków pamięci, zanim załadowanie adresu wiersza może zostać wykonane.

Nie. To jest czas otwierania, czyli ładowania wiersza, po podaniu jego
adresu.
Received on Sat Nov 13 09:20:12 2004

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Sat 13 Nov 2004 - 09:51:09 MET