Autor: GoTaR (gotar_at_priv.onet.pl)
Data: Wed 12 Dec 2001 - 11:38:06 MET
Larus <larus_at_silesianet.pl> skribis:
>>Wyjaśnij mi więc, dlaczego informacja o obszarze cache'owalnej pamięci
>>znajduje się w dokumentacji z materiałami developerskimi Intela
>>dotyczącej _chipsetu_ (konkretnie mówię o TXie, którego sam niedawno
>>sprawdzałem)?
> Bo TX mialy cahe na plycie a nie procki pod nie nie mialy L2 ..
Wiecie, zapomniałem że my tu o współcześniejszym sprzęcie mówimy.
-- GoTaR <gotar_at_priv0.onet.pl> USA sux
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 23:34:07 MET DST