Autor: Airwolf (airwolf_at_astercity.net)
Data: Tue 02 Jan 2001 - 15:08:24 MET
> Witam,
> czy moglby mi ktos pokrotce wyjasnic o co chodzi w oznaczeniach CL2 i =
CL3 ,
> moja pamiec 100mhz jest wykrywana jako CL3 upto 100 MHZ i CL2 upto 67 =
MHZ.
> Poki co nie wiem na ten temat nic, wiec prosze o proste wyjasnienie , =
np
> zalety, zastosowanie ...
CL =3D CAS Latency
CAS =3D Column Access Strobe
Warto=B6=E6 t=B1 podaje si=EA je jako zaokr=B1glony do nast=EApnej =
pe=B3nej liczby
iloraz czasu dost=EApu do kolumny (Tcac) oraz d=B3ugo=B6ci cyklu zegara =
(Tclk)...
(np je=B6li Tcac=3D20ns a Tclk=3D10ns to CL=3D2 - oczywi=B6cie
Tclk zale=BFy od pr=EAdko=B6ci zegara pami=EAci - dla 100MHz b=EAdzie to
w=B3a=B6nie 10ns) - czyli w cyklach
zegara taktuj=B1cego...
W skr=F3cie mo=BFna by to okre=B6li=E6 jako odst=EAp czasu pomi=EAdzy =
momentem
w kt=F3rym procesor prosi pami=EA=E6 o dane z odpowiedniej kolumny (
wystawia jej adres na szynie adresowej) a momentem w kt=F3rym pami=EA=E6 =
j=B1 wybiera i
rozpoczyna ich wysy=B3anie...
Czyli - im mniej tym lepiej. Akurat twoje pami=EAci s=B1 mocno =
przeci=EAtne
i zmiana na takie kt=F3re przy 100MHz dzia=B3aj=B1 z CL2 mocno =
przyspieszy
dzia=B3anie komputera - oczywi=B6cie o ile twoje pami=EAci dzia=B3aj=B1
na 100MHz a nie na 66MHz (np. niepodkr=EAcony Celeron na p=B3ycie BX)
(inna sprawa, =BFe mo=BFesz spr=F3bowa=E6 r=EAcznie przestawi=E6 w =
BIOS'ie
CAS Latency z 3 na 2 - niekiedy dane podawane BIOS'owi przez SPD
nie koniecznie pokrywaj=B1 si=EA z tym co pami=EA=E6 mo=BFe z siebie =
da=E6 (oczywi=B6cie
je=B6li pami=EA=E6 nie wyrobi przy 100MHz z CL2 to _szybko_ si=EA o tym =
przekonasz ;))
--=20
_______.________----_---=3D[Tomasz =
Sopy=B3o]=3D-----=3D[airwolf_at_astercity.net]=3D-
=
__.-^---..______//---=3D[IRC:#lotnictwo]=3D--=3D[http://www.skrzydla.com]=
=3D-
_/) |__\_o =
_.//--\\---=3D[ICQ:2303703]=3D=3D[http://latajace.skrzydla.com]=3D-
(____)___<.-'-------`'--=3D["Celeron, it's an overpriced waste of =
sand"]=3D-
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 21:14:36 MET DST