Autor: Eloy (eloy_at_kki.net.pl)
Data: Thu 22 Jul 1999 - 14:35:09 MET DST
> Prosze bardzo. Lopatologicznie, czy fachowo? Lepiej lopatologicznie ;) :
> masz proca, cache przy procu (poziom pomijam), pamiec RAM. Proc
potrzebuje
> danych z ramu - najpierw zaglada do cache, czy tam juz cos nie siedzi,
> jesli nie, to zasuwa do ramu glownego i stamtad wyciaga co mu jest
> potrzebne. Jesli kontroler cache (niezaleznie gdzie siedzi - czy w procu,
> czy w chipsecie) potrafi obslugiwac np. 64MB ram (jak w wiekszosci
> chipsetow Intelowskich), to w wypadku, kiedy masz na pokladzie 128MB,
> przez cache bedzie przechodzilo tylko pierwsze 64MB. Tzn., nie, ze sie
> cale 64MB skopiuja, ale jezeli np. kontroler cache uzna, ze cos moze sie
> procesorowi przydac, to przekopiuje to do cache tylko, jesli to cos
> znajduje sie ponizej granicy 64MB. Pozostalej pamieci nie bedzie
> uwzglednial bo nie umie sie do niej dobrac. Jesli zas umie obsluzyc cala
> (jak np. 4GB w Celeronie), to dane do wypelnienia cache'a beda
wyszukiwane
> po calej dostepnej pamieci. To tyle w bardzo ogolnym zarysie - teraz
> lepiej? Aha - analogii mozna sie doszukac w zestawie stary bios-duzy
> dysk-ram. Ram jako cache, dysk jako ram, bios+dos jako cpu (naciagane ;)
> ).
To czemu mowisz, ze nie rozumiem???
Przeciez dokladnie tak mysle.. Czyzbym powiedzial inaczej???
A poza tym ODPOWIEDZ: konkretnie:
Ile ramu keszuje Celeron, powiedziales jak to dziala i wszystko,
a mi chodzi o jedna liczbe....
( dlatego wydaje mi sie ze pytanie jest zle zadane, bo jest konflikt
128kB<->4GB.
> P2 ma cache obok jadra,
lewego, czy prawego ; )
> Celeron wszystko w jednym kawalku.
INWALIDA!!!!
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:47:53 MET DST