Autor: Andrzej Popowski (popej_at_friko1.onet.pl)
Data: Thu 22 Jul 1999 - 10:50:42 MET DST
21 Jul 1999 17:34:43 +0200, Krzysztof.Pralat_at_raven.au.poznan.pl
(Krzysztof Pralat) piszesz:
>[ciach]
>
>Chyba szamowni przedmowcy troszke zbladzili w swoich odpowiedziach.
>
>O ile mi wiadomo rozmiar cacheowanej pamieci zalezy od chipsetu plyty
>glownej, i ni jak sie ma do procesora. W stosunku do procesora pytanie
>powinno brzmiec: ile pamieci moze zaadresowac?
Dokladnie rzecz biorac wielkosc cachowanej pamieci zalezy od
kontrolera cache. W przypadku starego Pentium i plyt Socket7 kontroler
L2 byl w chipsecie, a w przypadku Celerona jest w procesorze.
Pozdrowienia,
Andrzej Popowski
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:47:45 MET DST