Autor: Krzysztof Szymański (chris_at_use.com.pl)
Data: Tue 07 Apr 1998 - 16:25:08 MET DST
Gdyby jakis guru z TCH byl dobry to nie popelnili by bledu w opisach plyt
glownych Intela.
A jak ma sie "spec" od plyt glownych do CHIPSETU - to ja niewiem.
KaPeS
Krzysztof Pralat napisał(a) w wiadomoci:
<3.0.3.32.19980407094801.00696368_at_grendel.sylaba.poznan.pl>...
>>>Ktos na tej liscie zasugerowal jakoby W95 ladowal sie w przypadku 128MB
>>>ramu, poczynajac od obszaru niecacheowanego przez TX.
>>
>>A i owszem, zasugerował...
>
>To znaczy, ze zasugerowal bzdury.
>
>>
>>>Nie jestem specjailsta od W95, ale kloci sie to z moja skromna wiedza.
>>
>>Bo...?
>
>Bo co? Netykiete czytal?
>
>>>Jak wiadomo chipset TX cacheuje obszar pamieci operacyjnej do 64MB.
>>>Moim zdaniem tam wlasnie znajduja sie pliki systemowe i biblioteki.
>>
>>A czym popierasz to swoje zdanie?
>>
>
>Przepraszam, ale brakuje mi juz cierpliwosci i argumentow (powielanych w
>kolejnych mejlach) na dalsza dyskusje. Zdaje sobie sprawe, ze moja skromna
>anonimowa osoba nie moze byc autorytetem w poruszanym temacie.
>Zainteresowanych tematem odsylam do product managera plyt glownych w TCH
>Components tel. 0-22 48-71-72.
>
>Krzychu
>
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:09:20 MET DST