Autor: Andrzej Karpinski (karpio_at_fenix.xyz.lublin.pl)
Data: Mon 25 Aug 1997 - 14:13:07 MET DST
> K6 ma zupelnie odmienna architekture - RISC86.
> Na wejsciu jest interpreter rozkazow iAPX86 na rozkazy
> wewnetrzne o strukturze RISC, a dalej jest kilka
> (w K5 bylo chyba 4, w K6 nie wiem) jednostek wykonawczych.
> Niestety MMX obslugiwany jest tylko przez jedna (nie
> mozna wykonywac kilku instrukcji MMX na raz tak jak
> w iPII). Pentium Pro ma jeszcze zwykla architekture
> iAPX. To Pentium II jest polaczeniem Prosiaczka i MMX.
A co to sa UOPsy i jak dziala P6 Intela? Przeciez tez wewnetrzne kazdy z
rozkazow x86 jest zamieniany na wiele prostszych mikrorozkazow...
Dokladnie tak samo jak w K6. Tylko Intel nie usiluje wciskac ludziom az
tak wielkiego kitu i zamydlac oczu nazywajac to procesorem RISC i uzywajac
wielu innych sloganow i frazesow ktore nic nie znacza. P6 ma glebszy
potok, potrafi jednoczesnie wykonywac szybciej i wiecej tych malutkich
rozkazikow no i ma 4-6x silniejszy koprocesor od K6... Oczywiscie do tego
dochodzi cholernie sprawny MMX (iPII), DIB, magistrala transakcyjna i
znacznie wydajniejszy system cache. Efekt? W 32bit srodowisku P6 jest tak
na oko prawie 2x szybszy od AMD-K6 przyt tym samym zegarze... Wiele
operacji wykonuje wiecej niz dwukrotnie szybciej.
karpio
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:18:49 MET DST