Autor: roman_at_silesia.pik-net.pl
Data: Sun 17 Aug 1997 - 10:41:56 MET DST
Mariusz Mroczkowski wrote:
TK>> Sorki ale co ma wspolnego napiecie zasilania chipsetu do porawnej
TK>> pracy IDE ? Ktos tu niezly kit wciska.
MM> IDE bylo projektowane do poziomow TTL, t.j "0" = <0.7V "1" > = 3.6V
Standard wyjscia TTL: 0 - <= 0.4, 1 >= 2.4
wejscia TTL: 0 - <= 0.8, 1 >= 2.0
W klasycznych TTLach na wyjsciu w stanie 1 masz ok. 3.6V. Problemy z chipsetem
3.3V moga polegac na zbyt wolnym narastaniu zbocz 0->1. W warunkach statycznych
poziomy na pewno sa zachowane.
-- RoMan (2:484/88_at_fidonet.org) mailto:roman_at_silesia.pik-net.pl
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:18:14 MET DST