Autor: Gregorio Kus (Grego_at_RMnet.IT)
Data: Wed 29 May 1996 - 19:55:41 MET DST
On Wed, 29 May 1996 09:22:38 +0200 you wrote:
>On 29 May 96 at 3:24, Gregorio Kus wrote:
>[...]
>> wszystkie z wyjatkiem najmlodszego" :-) to po pierwsze, a po drugie
>> na szynie ISA (i oczywiscie na procesorze) jest osobna sciezka dla
> ^^^^^^^^^^^^^
>> kazdego IRQ (to nie jest tak jak np. z adresami portow IO)
>
>Przejezyczyles sie; raczej: na plycie az do sterownikow przerwan ...
masz racje,
procesor ma tylko jeden sygnal przerwania, i kiedy go dostaje
to odbiera kolejny rozkaz z szyny danych ktory wtedy podrzuca mu
interrupt controller (zamiast z adresu pamieci wskazywanego przez
instruction counter). Nawet nie musi to byc rozkaz INT)
ale oczywiscie dosc trudno sobie wyobrazic sensowne zastosowanie
innego rozkazu, pozatym standardowy intelowski 8259 (i wszystkie
nowoczesne AT-chipset'y) generuja tylko INT'y.
w sumie chodzi o rozroznienie: pamieci i porty I/O
to dane (adresowalne) natomiast IRQ to sygnaly.
Grego
-- /------------------------------------------------------------------ Gregorio Kus Grego_at_RMnet.it Grego_at_cyberspace.org ROMA, Italy http://www.RMnet.it/~grego Grego_at_FreeNet.hut.fi
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:44:28 MET DST