Autor: Witold Rychtowski (witoldr_at_kki.net.pl)
Data: Wed 09 Feb 2000 - 00:45:08 MET
Grzegorz Mazur <gbm_at_ii.pw.edu.pl> napisal:
>> W jakis sposób zgłaszane są przerwania pochodzące od urządzeń zewnętrznych
>> dla procesorów INTEL 80x86 ?
>OdpowiedĽ w jakimkolwiek opisie jakiegokolwiek procesora z rodziny x86.
NIestety nie dysponuje. Ale ja obstawilem INTA + NMI; choc na jakims rysunku
widzialem INTR i bylem bardziej sklonny obstawic INTR + NMI. A ta trzecia
odpowiedz to w ogole od czapy, IMHO.
>> 2) Który z interfejsów umożliwia oddzielenie podsystemów We/Wy od procesora,
>> PAO i pamięci cache ?
>> a) PCI
[...]
>> d) MICROCHANNEL
> Co prawda prowadzę zajęcia z architektury komputerów i systemów
mikroprocesorowych
> od ponad 10 lat, ale tu miałbym pewne problemy (ze zrozumieniem pytania).
Je¶li
> zrozumiałem dobrze, to a i d... To znaczy, że nie zrozumiałem, bo miała być
jedna
> odpowiedĽ...
Ja obstawilem na tescie, ktory oblalem, odpowiedz a).
>> Który element okre¶la bieżący poziom uprzywilejowania zadania programowego
>> w trybie chronionym dla INTEL 80386 i następnych ?
>
> OdpowiedĽ w Intel Architecture Software Developer's Manual, Vol. 3.
Okey, dzieki za (p)odpowiedzi, ale ja naprawde nie mam tych ksiazek. I nawet nie
mam skad wziac.
Pobawmy sie w zgadywanke.
Odpowiedz to 'Pole DPL deskryptora pamieci", mam racje ?
Tak czytalem kiedys cos w materialach, ktore gdzies wyciagnalem na internecie.
>> Podaj ¶redni czas dostępu do pamięci /pamięć główna = 10 ns, cache = 2ns,
>> współczynnik trafień = 0,9/
>Patterson & Hennessy... tAVG = h*tCACHE + (1-h)*tMEM
czyli 2,8 ns ?
tak tez obstawilem...
>> Ile cykli zegara trzeba na wykonanie ciągu instrukcji: MOV AX, 1; MOV CX,
>> [BX]; ADD CX, AX w procesorze posiadającym 5 stacji przetwarzania
>> potokowego. Czas każdej fazy = 1 cykl zegara.
>Nie da się na to odpowiedzieć bez dodatkowych informacji. Nie wiem, co to są
>"stacje przetwarzania potokowego" - być może chodzi o stopnie potoku. Nawet w
>takim przypadku nie wiadomo, co robią poszczególne stopnie. Pytający pewnie
>chciałby usłyszeć, że 5 cykli, bo zapewne chodzi mu o potok podobny do MIPS
R3000.
I ja tez odpowiedzialem 5 cykli.
> Podaj co oznacza zapis <01011000><0000100> w systemie U2
> OdpowiedĽ w każdej książce parainformatycznej.
to chyba nie byla zadna z wymienionych odpowiedzi... ale zaraz poszukam moze cos
na necie, choc znajac zycie wyskoczy mi 1000 stron o zespole U2.
>> Która uwaga dotycząca dodawania liczb w kodzie BCD z wykorzystaniem ADD i
>> ADC jest prawdą ?
>OdpowiedĽ w Intel Architecture Software Developer's Manual, Vol. 2.
Chyba poprawke trzeba zrobic za pomoca DAA, prawda ?
>MyWebPage: http://grafi.ii.pw.edu.pl/gbm (x86 and Matrox secrets/tools)
Fajna strona i bardzo by mi sie przydala, tylko sa dwa ale:
- malo rozbudowane sa te Twoje wyklady (chyba dopiero je zaczynasz wrzucac...)
- tam gdzie sa juz linki, to gros z nich nie dziala :(
Pozdrowienia,
WR
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 19:42:25 MET DST