Autor: Wojciech Giersz (chektor_at_polsl.gliwice.pl)
Data: Thu 22 Jul 1999 - 14:27:02 MET DST
> > Najlepiej olewac takich.
> Mam sie czuc urazony???
Nie - to akurat nie bylo do Ciebie. Ale rownie dobrze moze byc kiedys
aktualne, wiec sie przyzwyczajaj :)))
> Nikt Ci nie dal prawa mowic takich rzeczy.
> Ludzie !! Taki ton sie pojawia przy KAZDEJ dyskusji o komputerach.
> Czy wszyscy komputerowcy tacy sa???
Nie tylko komputerowcy - kazdy tak reaguje na wtrety czynione przez
dyletanta - niezaleznie od dziedziny, jaka sie zajmuje.
> pierdolach, tylko psze mi odpowiedziec, jak to jest z tym cachem, bo mnie
> juz cholera trafia.
Prosze bardzo. Lopatologicznie, czy fachowo? Lepiej lopatologicznie ;) :
masz proca, cache przy procu (poziom pomijam), pamiec RAM. Proc potrzebuje
danych z ramu - najpierw zaglada do cache, czy tam juz cos nie siedzi,
jesli nie, to zasuwa do ramu glownego i stamtad wyciaga co mu jest
potrzebne. Jesli kontroler cache (niezaleznie gdzie siedzi - czy w procu,
czy w chipsecie) potrafi obslugiwac np. 64MB ram (jak w wiekszosci
chipsetow Intelowskich), to w wypadku, kiedy masz na pokladzie 128MB,
przez cache bedzie przechodzilo tylko pierwsze 64MB. Tzn., nie, ze sie
cale 64MB skopiuja, ale jezeli np. kontroler cache uzna, ze cos moze sie
procesorowi przydac, to przekopiuje to do cache tylko, jesli to cos
znajduje sie ponizej granicy 64MB. Pozostalej pamieci nie bedzie
uwzglednial bo nie umie sie do niej dobrac. Jesli zas umie obsluzyc cala
(jak np. 4GB w Celeronie), to dane do wypelnienia cache'a beda wyszukiwane
po calej dostepnej pamieci. To tyle w bardzo ogolnym zarysie - teraz
lepiej? Aha - analogii mozna sie doszukac w zestawie stary bios-duzy
dysk-ram. Ram jako cache, dysk jako ram, bios+dos jako cpu (naciagane ;)
).
> BTW: A tak szczerze to mi sie wydaje, ze pytanie jest niezbyt szczesliwie
> zadane.
Jest bardzo dobrze zadane - pytajacy nawet uwzglednil to, ze za
cacheowalny obszar odpowiada procesor (Celeron), a nie chipset, i nie
zapytal sie np. "ile ramu keszuje BX?". Brawa dla tego pana :)
> informacje o wszystkich cache'ach ( lacznie z write cachem i jak to sie
> programuje ) sa na
Po kij mi to? Nie jestem zawodowym programista ;) (wiem, wiem, moze sie
komus przyda)
> Czy Celeron rozni sie od PII tym, ze cache ma 4 razy mniejszy 128<->512kB i
> celeron ma ten cache szybciej taktowany?????
Dokladnie. Poza tym jeszcze jest jeden szczegol - P2 ma cache obok jadra,
Celeron wszystko w jednym kawalku.
Chektor
.Wojciech.Giersz..(Y2K Ready).......................Voice.+48-(0)32-2312060..
....chektor_at_zeus.polsl.gliwice.pl....chektor@malenstwo.iinf.polsl.gliwice.pl.
..Murphy's Law is recursive. Washing your car to make it rain doesn't work..
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:47:53 MET DST